《表4 基座不同预包硅厚度对应的外延电阻率均匀性》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《薄层高阻硅外延制备工艺研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

石墨基座作为硅外延薄膜的生长载体，若在反应过程中释放杂质将留存于滞留层中，后续在外延生长过程中混入生长气氛将直接影响硅外延薄膜边缘位置的电阻率均匀性。本文在衬底装片前预先采用高纯度高流量SiHCl3给基座表面包覆一定厚度的无掺杂多晶硅，对表面杂质实施掩蔽，但是一旦包硅厚度过度，将容易使衬底片背面吸附过多的硅颗粒，并导致背面平整度变差。实验中设计采用0～2μm的基座包硅厚度，其对外延电阻率均匀性的影响效果如表4所示。