《表1 基于TMD材料CMOS反相器中器件栅介质总结》
高k材料的相对介电常数较传统的Si O2介质高,因此在相同厚度的情况下具有更大的静电栅控能力。与此同时,高k栅介质的使用可以降低栅极漏电流和源漏极之间的漏电流,是提升器件性能的关键技术之一。2012年,J.Huang等人[27]以Mo S2为n沟道、100nm厚Si O2为栅介质制备得到的NMOS晶体管的迁移率为3cm2/(V·s),在电源电压VDD=5V时峰值增益仅为1.3。原因不只归因于Mo S2和碳纳米管晶体管之间性能不匹配,Mo S2沟道和栅氧化物之间的缺陷导致的性能下降同样不可忽视。2019年,N.Li等人[37]报道了一种无需借助成核层或引入结构破坏即可在二维材料上直接沉积Al2O3作为栅介质层的方法。将此高质量Al2O3层集成到基于Mo S2的柔性衬底反相器中获得了412的超高电压增益。基于栅介质材料对TMD器件的影响,先前已经进行了许多研究工作[38-40],研究者们通过使用不同的介电材料可以实现TMD沟道界面态的改善以及栅控能力的调制,从而改善器件及电路的关键性能参数。基于TMD材料的CMOS反相器电路制备中,研究者们对栅介质的选取如表1所示。由此可见,高k栅介质可以提供良好的栅极静电控制能力,并能够对源/漏极和栅极的电压进行匹配。
图表编号 | XD00188452100 严禁用于非法目的 |
---|---|
绘制时间 | 2021.03.15 |
作者 | 张璐、张亚东、殷华湘 |
绘制单位 | 中国科学院微电子研究所微电子器件与集成技术重点实验室、中国科学院大学、中国科学院微电子研究所微电子器件与集成技术重点实验室、中国科学院微电子研究所微电子器件与集成技术重点实验室、中国科学院大学 |
更多格式 | 高清、无水印(增值服务) |