《表2 反相器链路hspice仿真与DC综合路径延时比较》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种近阈值电压标准单元特征化建库方法》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

对反相器链路、C17电路、S27电路分别用7×7查找表和20×20查找表进行DC综合；对反相器链路及C17、S27的关键路径进行hspice仿真，各数据分别如表2、表3所示.随并联反相器个数n的不同，20×20查找表的路径延时较7×7查找表的误差减少16%～50.3%不等，尤其在负载电容、输入延时较大时，库信息的误差减小效果更为明显；C17、S27关键路径延时，20×20查找表得到的延时较7×7查找表得到的延时，其误差减少56.66%～63.51%不等；该结果表明，0.6 V smic55nmCMOS工艺下20×20查找表规模的标准单元库具有较高的精度，为后续电路的分析与设计提供了有力的支持.