《表1 Siliconsmart建模与hspice+nanotime手动建模时序结果比较》
我们通过运行上述流程为DCACEH中使用的定制双端口SRAM存储器抽取了时序功耗模型lib文件,并将其与通过直接多场景spice仿真得到仿真结果后通过脚本处理手动得到的lib文件进行了比对,由于直接多场景spice仿真结果的处理脚本只处理时序数据,即手动生成的lib文件只有时序信息,故只对两者的时序结果进行了比对,比对结果如表1所示:
图表编号 | XD00107181300 严禁用于非法目的 |
---|---|
绘制时间 | 2019.11.20 |
作者 | 田新华、胡日辉 |
绘制单位 | 上海高性能集成电路设计中心、上海高性能集成电路设计中心 |
更多格式 | 高清、无水印(增值服务) |