《表1 器件参数：一种具有Buffer层的分离栅VDMOS研究》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种具有Buffer层的分离栅VDMOS研究》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

通常情况y下，Buffer层的掺杂浓度NB小于N+衬底的掺杂浓度，使得BL-SGT VDMOS较常规SGT VDMOS拥有更宽的耗尽层。图2给出了常规SGT VDMOS和BL-SGT VDMOS的电场分布图，可以看出BL-SGT VDMOS由于存在Buffer层，电场向衬底方向扩展，且NB越低，电场扩展越明显，耐压提升越大。图3给出了器件的I-V曲线，可以看出，Buffer层使得BL-SGT VDMOS器件的比导增大，其原因在于导电路径变长，但是随着NB增加，BL-SGT VDMOS的电流不断趋近于常规SGT VDMOS，比导差异迅速减小。两种器件的其余参数均保持一致，并于表1中列出。