《表2 PLL性能总结：用于高速CMOS图像传感器的锁相环模块》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《用于高速CMOS图像传感器的锁相环模块》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

图6为PLL内VCO控制电压的瞬态仿真波形。PLL首先上电，于第3.5μs正式启动，第9.5μs进行一次VCO校准并伴随PLL的再锁定，第14μs趋于完全稳定，其锁定时间约为10.5μs。图7为PLL输入参考时钟和输出信号的瞬态仿真波形，测量显示其稳定输出频率为480MHz，实现输入输出12倍频。图8为PLL输出信号上升沿的抖动示意图，其峰对峰周期抖动约为5.49ps，另通过PSS仿真得其均方根周期抖动约为837fs。PLL性能总结如表2所示。