《表2 全数字锁相环系统性能总结》
本ADPLL在中芯国际130 nm CMOS工艺中实现。系统功耗总结如下表1。系统性能总结如表2所示。系统版图如图3所示。
图表编号 | XD00131006800 严禁用于非法目的 |
---|---|
绘制时间 | 2020.03.04 |
作者 | 谭宁禹 |
绘制单位 | 大连理工大学微电子学院 |
更多格式 | 高清、无水印(增值服务) |
本ADPLL在中芯国际130 nm CMOS工艺中实现。系统功耗总结如下表1。系统性能总结如表2所示。系统版图如图3所示。
图表编号 | XD00131006800 严禁用于非法目的 |
---|---|
绘制时间 | 2020.03.04 |
作者 | 谭宁禹 |
绘制单位 | 大连理工大学微电子学院 |
更多格式 | 高清、无水印(增值服务) |