《表2 3种不同策略的面积》
用verilog实现3种策略,用synopsys design compiler对代码进行综合得到面积数据。表2展示了3种策略的面积对比情况。SS方法的面积最小,有7 610μm2,SF2和SF3方法的面积分别为7 718μm2和7 929μm2。相较于SS方法,SF2面积增加了1.42%,SF3面积增加了4.19%。两者面积的增幅不大,但可以明显提升FIFO容错能力同时减小故障对性能的影响,是对SS技术的有效改进。
图表编号 | XD0017024200 严禁用于非法目的 |
---|---|
绘制时间 | 2018.06.06 |
作者 | 侯翔云、黄乐天 |
绘制单位 | 电子科技大学微电子与固体电子学院、电子科技大学微电子与固体电子学院 |
更多格式 | 高清、无水印(增值服务) |