《表2 干法刻蚀工艺优化》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于以顶层ITO为像素电极设计的产品工艺优化》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

（“-”表示同改善前条件）

为进一步改善膜层界面的刻蚀台阶，减缓刻蚀坡度角，在成膜条件4基础上按表2所示工艺条件使用增强型等离子体耦合干法刻蚀机进行干法刻蚀工艺优化实验，其中条件A为理论恶化条件（压力降低，物理刻蚀加强）作为参照，各实验条件对应的栅极过孔扫描电子显微镜图如图9所示。