《表3 基于TDC的ADPLL性能对比Tab.3 Comparison of ADPLL performance based on TDC》

《表3 基于TDC的ADPLL性能对比Tab.3 Comparison of ADPLL performance based on TDC》   提示:宽带有限、当前游客访问压缩模式
本系列图表出处文件名:随高清版一同展现
《一种结合高分辨率TDC的快速全数字锁相环设计》


  1. 获取 高清版本忘记账户?点击这里登录
  1. 下载图表忘记账户?点击这里登录

表3列出了本设计电路与部分已发表文献中的基于TDC的ADPLL性能对比.与文献[8]、[10]、[11]相比,TDC的量化精度分别提高了1.56、1.25、1.2倍;与文献[8]、[9]相比,ADPLL的锁定速度分别提高了2.5、2.1倍;由此可见,此全数字锁相环在综合性能方面具有明显的提升.