《表3 不同设计方法实现的串行输出接口性能比较Tab.3 Performance comparison of multiplexer designed by different methods》
在本设计中,DLL最重要的性能指标是输出时钟的抖动,时钟边沿的抖动会直接影响后级并转串电路的信号位宽.对设计进行性能仿真时,系统的输入为伪随机码.DLL输出的时钟眼图如图22所示,时钟周期为750ps,最大峰峰值抖动为515fs,满足并转串电路对时钟的要求.CML的后仿条件如图23所示,在电源端串联了1nH电感、10Ω电阻,并联2pF电容等效电源噪声;在输出端加入了输出pad,串联了1nH电感、10Ω电阻等效邦定线;采用1pF对地、差分100Ω负载(CML片上负载电阻为50Ω,因此单端输出阻抗为50Ω,自动实现阻抗匹配).图24为CML的输出信号眼图,在4Gb/s输出情况下,差分输出摆幅为400mV,眼图端正,眼高359mV,眼宽232ps,码间串扰越小,噪声容限为174mV,0点变动宽度为18ps.整个系统符合应用要求.
图表编号 | XD0017556400 严禁用于非法目的 |
---|---|
绘制时间 | 2018.10.01 |
作者 | 穆敏宏、叶凡、任俊彦 |
绘制单位 | 复旦大学专用集成电路与系统国家重点实验室、复旦大学专用集成电路与系统国家重点实验室、复旦大学专用集成电路与系统国家重点实验室 |
更多格式 | 高清、无水印(增值服务) |
查看“表3 不同设计方法实现的串行输出接口性能比较Tab.3 Performance comparison of multiplexer designed by different methods”的人还看了
- 表3 本文所提方法与已有方法的检测性能比较Tab.3 Performance comparison between the proposed method and some existing methods
- 表3 不同家系各性状的变异及多重比较Tab.3 Variation and multiple comparison of different families on height, diameter at breast height, pr
- 表3 不同家系各性状的变异及多重比较Tab.3 Variation and multiple comparison of different families on height, diameter at breast height, pr