《表1 不同设计方法实现的扰码发生电路性能比较Tab.1 Performance comparison of scrambling code generators realized by differ

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种应用于多通道模数转换器的串行输出接口设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

实际运用中，各种不同的系统对扰码发生器的需求都不尽相同.由于本文最终设计的输出接口运用于光通信项目，因此相比于硬件成本，扰码发生器的最高工作频率才是侧重点.电路的最高工作频率取决于电路的关键路径延时，因此如何求解出关键路径延时最短的电路结构是本文设计扰码发生器的首要问题.表1比较了矩阵法、序列空间法以及基元迭代法所设计的电路结构，假设触发器为8个等效门大小，异或门为2个等效门大小，可以看到，基元迭代法设计的电路关键路径最短，以面积换取了速度.