《表3 2 A 100 V SBD IRSM特性随p+结的变化Tab.3 Variation of IRSMcharacteristics with the p+junction and epitax

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《功率肖特基二极管反向EOS量化检测及改善》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

功率SBD的势垒区占据芯片的绝大部分面积，以40 mil的2 A 100 V SBD芯片为例，p+环宽度为30μm，势垒区宽度为800μm。当pn结击穿电压小于等于肖特基结击穿电压时，IRSM测试时的电流大部分可以从肖特基势垒区流过，显著提高抗反向浪涌电流的能力。表3中2 A 100 V SBD在使用2.1Ω·cm/11μm外延材料、p+注入剂量Dp+为2×1015cm-2时，将p+保护环结深从2.7μm增加到3.5μm，则pn结峰值电场（Ep+）降低，流片后实测IRSM（电流脉宽5μs）降低。原因在于结深增加时n型漂移区有效宽度降低，导致pn结击穿电压降低，反向浪涌电流可以从肖特基结流过而提高了抗反向浪涌电流的能力。表3中Eschottky为肖特基势垒区电场强度。