《表2 2 A 100 V SBD p+保护环对HBM模式静电放电的影响Tab.2 Influence of p+protection ring on electrostatic discharge

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《功率肖特基二极管反向EOS量化检测及改善》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

通过增加p+环结深降低pn结击穿电压，从而使ESD放电时雪崩击穿首先发生在pn结区，势垒区流过静电电流的概率会显著降低，可提高抗ESD能力。表2为2 A 100 V（芯片尺寸为40 mil×40 mil，1 mil=2.54×10-3cm）SBD在使用2.1Ω·cm/11μm（电阻率ρ/厚度w）外延材料和Ni Pt（Ni和Pt质量比为4∶6）硅化物势垒，p+保护环结深（xj）从2.7μm增加到3.5μm时，采用Silvaco公司Atlas器件仿真软件仿真HBM模式静电放电的峰值电流（IESD_HMB）变化情况，同时给出了产品实测ESD电压（VESD_HMB），随着结深的增加，ESD阈值电压提高。结深增加的同时会带来器件耐压（VBR）的降低，在产品设计时应综合考虑。芯片面积增加也可以提高ESD能力，考虑成本的影响，实际生产时不会增加芯片面积。p+环面积小幅度增加时，SBD的抗静电能力不会发生变化，仅当p+环面积大幅度增加时，ESD失效阈值电压才有所增加。从表2还可看出2 A 100V SBD在结深为2.7μm，p+环宽度（Wp+）从15μm增加到30μm时，流片实测ESD失效阈值电压增加0.5 k V左右。继续增加p+环宽度会降低有效势垒区面积，从而影响正向导通压降等参数，且实际大批量流片结果显示，通过增加p+环宽度不能稳定地改善ESD特性。