《表1:不同结构2-D卷积器FPGA实现时的资源开销》
提示：宽带有限、当前游客访问压缩模式
图1显示了模板卷积下的这些关系。可以看出，当W足够大时，吞吐率收敛到1，并且此时损耗的中间结果存储器容量相对推广。
| 图表编号 | XD0017114600 严禁用于非法目的 |
|---|---|
| 绘制时间 | 2018.12.01 |
| 作者 | 陈家豪 |
| 绘制单位 | 长春工业大学 |
| 更多格式 | 高清、无水印（增值服务） |
相关图表
- 《表2 资源利用情况：基于FPGA的卷积神经网络定点加速》2020.10.10
- 《表1 I/0地址分配表：图像卷积实时计算的FPGA实现》2021.01.05
- 《表1 32载波上变频实现FPGA资源使用情况》2020.07.15
- 《表1 识别率统计结果：卷积神经网络数字识别系统的FPGA实现》2020.07.01
- 《表6 不同排序结构在FPGA实现中的硬件消耗》2020.04.01
- 《表5 不同排序结构在FPGA实现中的时延》2020.04.01
- 《表3:FPGA硬件实现：一种支持稀疏卷积的深度神经网络加速器的设计》2020.02.15
- 《表1 资源使用情况：基于FPGA的多卷积神经网络任务实时切换方法》2020.03.30
- 《表1 资源使用量：基于FPGA加速的卷积神经网络识别系统》2020.02.06
- 《表2 FPGA资源消耗：弹载人工智能可重构卷积加速器设计》2019.09.01
- 《表2 卷积资源占用：基于FPGA动态重构的快速车牌识别系统》2019.12.20
- 《表1 运算资源分析：基于FPGA的多波束相参积累的快速实现》2019.08.01
- 《表2 DPR功能实现相关模块使用的FPGA资源》2019.08.25
- 《表2 算法资源开销情况：基于FPGA的线阵干涉条纹相位解包裹算法实现》2019.09.18
- 《表1 选择电路真值表：基于FPGA的实时操作系统调度器硬件化设计与实现》2019.06.10
- 《表2 单通道电路结构FPGA实现资源开销》2019.02.20
- 《表4 WOLA并行结构DFT滤波器组与串行WOLA结构在FPGA实现时的时延对比》2018.03.01
- 《表1 单波束两种实现方式FPGA资源消耗对比》2018.03.01
- 《表2 4波束两种实现方式FPGA资源消耗对比》2018.03.01
- 《表1 逻辑资源使用对比：并行分布式LMS自适应滤波器的FPGA实现》2019.11.25