《表2 单通道电路结构FPGA实现资源开销》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《SM4算法CTR模式的高吞吐率ASIC实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

为了评估本文提出的电路结构资源开销，并验证电路功能和性能，采用Verilog HDL对上述设计进行了描述，通过Model Sim进行功能验证，并在Altera Cyclone V（5CGXFC9E6F35I7）FPGA芯片上进行实现。在0.18μm CMOS工艺下进行综合的芯片面积为0.271 mm2。由于该FPGA芯片的GPIO数量仅有560个，因此仅实现了单通道的电路结构。多个加解密通道的性能可以根据通道数量乘以单通道的性能得出，因为各个通道是并行同步执行的。表2和表3分别给出了本文设计的FPGA资源开销和性能评估。