《表1 资源耗费比较：基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于Zynq7000 FPGA异构平台的YOLOv2加速器设计与实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

卷积模块的资源大部分用于乘法器和加法器的设计。单一乘法器和加法器的资源耗费与数据精度息息相关。由文献[7]和实际评估可知，乘法器和加法器主要耗费DSP（digital signal processing）和LUT（look-up table）资源。不同精度下，乘法器和加法器的资源耗费如表1所示。