《表1 系统资源消耗统计：永磁同步电机全速范围无位置传感器控制及FPGA实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《永磁同步电机全速范围无位置传感器控制及FPGA实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

FPGA采用Verilog HDL对整套系统各个模块进行设计，同时还加入了其他辅助模块，例如用于信号切换的数据选择器，逻辑判断的组合逻辑电路等，总共消耗8 819 LEs，乘法器23个，其他模块具体的资源消耗见表1所示。相比文献[10-12]，本项目所消耗LEs更少，执行时间更短。