《表4 WOLA并行结构DFT滤波器组与串行WOLA结构在FPGA实现时的时延对比》

提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于DFT滤波器组的低时延FPGA语音处理实现研究》

选取短对称综合窗a和b的参数配置为La=128，Ls=64，N=16，R=4，分别在Zynq7020型号FPGA上实现WOLA串行结构的DFT滤波器组.在2MHz系统时钟频率下，本文所提出的WOLA并行结构DFT滤波器组与串行WOLA结构在FPGA上实现时系统时延的对比结果如表4所示.

图表编号	XD0017143300 严禁用于非法目的
绘制时间	2018.03.01
作者	薛一鸣、陈鹞、何宁宁、胡彩娥、王建平
绘制单位	中国农业大学信息与电气工程学院、中国农业大学信息与电气工程学院、北京中电华大电子设计有限责任公司、国网北京市电力公司、中国农业大学信息与电气工程学院
更多格式	高清、无水印（增值服务）