《表1 ROM结构：基于FPGA的Sobel边缘检测算法实现及VGA显示》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的Sobel边缘检测算法实现及VGA显示》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

以上串行方案需要9个时钟周期才能检测1个像素点，速度较慢。为了提高检测速度，本研究提出并行输入方案，采用9个ROM存放图像灰度数据，每个时钟可同时并行取出计算所需的9个像素值。以256×256图片为例，ROM结构如表1所示。令addr为16位地址，中addl为低8位，addh为高8位。设P1～P9为3×3的中心像素点及其邻域，经分析可知，由P5的地址可推算出其余8个数据的地址。例如，若P5地址addr5为{addh，addl}，那么addr2为{addh-1，addl}，addr4为{addh，addl-1}，依次类推出其余地址。因此只要在时钟信号作用下递增产生addr5，其余地址均可计算得到。若中心地址的邻域数目不足8个，可令缺失的像素数据P输入为零。并行处理框图如图5所示。