《表2 算法资源占用:机器视觉中边缘检测算法的SDSoC加速实现》
本文使用ZC706开发板作为硬件环境,其板载XC7Z045 FFG900-2芯片提供了可编程逻辑阵列单元。在生成的工程报告文件中查看算法加速器的资源占用信息,对一幅512×512大小的图像进行特征检测的具体硬件资源使用量和FPGA端资源总量如表2所示。
图表编号 | XD0090165000 严禁用于非法目的 |
---|---|
绘制时间 | 2019.06.15 |
作者 | 吴进、赵隽、李聪、吴汉宁 |
绘制单位 | 西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院 |
更多格式 | 高清、无水印(增值服务) |