《表7 比值差数据：基于变论域模糊控制算法的仿真与FPGA优化实现》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于变论域模糊控制算法的仿真与FPGA优化实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

对FPGA而言，底层基础的移位器、加法器、比较器以及复用器等都是相对充足的，属于总逻辑组成元素中的一部分。而数字处理模块如乘法器模块和累加器模块、片上存储资源对于设计而言是有限的。DE2-115开发平台最多支持532个9位乘法器模块，3.9 Mbit的SRAM存储空间，见表6。大量高精度的乘法运算和隶属度函数缓存将对控制器的设计提出挑战。因此，本文通过分段线性化以及移位操作等方法，将算法模型中所有的隶属度函数非线性项、乘法器运算所涉及的乘法器模块和片上存储等有限资源，均转化为加法器、移位器等底层硬件资源的设计，系统的最高工作频率达到89.71MHz，满足设计的实时性要求。硬件资源的有效节省在工程实际应用中具有重要意义，本文在主模糊控制器和伸缩因子模糊控制器的硬件设计上均采用了49条模糊控制规则，由仿真结果得知，跟踪误差在±0.2之间波动，误差精度控制在0.02范围内。一方面，零乘法器的使用可以为算法升级提供支持。硬件资源的消耗主要体现在模糊规则的逻辑实现，变论域模糊控制器的精度可以通过添加更多细化的模糊控制规则和更加复杂的隶属度函数，从而进一步提高控制精度。本文在设计7×7=49条模糊规则库上使用了约1/3的总逻辑组成元素，见表6。因此，可以估计出该芯片可支持12×12=144条模糊规则库的控制器实现。另一方面，资源优化降低对硬件芯片的要求，比如片上内存资源以及专用的DSP数字处理模块的节约，便于工程上对硬件芯片的选型，在大规模批产等应用上可以合理控制硬件成本。