《表2 FPGA资源消耗：弹载人工智能可重构卷积加速器设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《弹载人工智能可重构卷积加速器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文从三方面验证加速器功能与性能:通过矩阵计算验证功能与并行流水的加速比，通过FFT计算直观的对比加速器的性能。通过将可重构卷积加速器和一个配置控制处理器核集成到FPGA验证系统，并利用开发工具的控制台对矩阵运算结果进行监控，验证系统图7所示，主要包括处理器、协处理加速器、I2C接口、存储单元等。具体的资源消耗如表2所示。