《表1 FPGA资源消耗》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的输送带跑偏检测系统设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

系统在Cyclone IV E系列型号为EP4CE10F17C6的FPGA平台上实现，控制逻辑和算法都采用Verilog HDL语言设计，FPGA的资源消耗情况如表1所示，系统共消耗逻辑单元（LE）6 113个；内存消耗127164 bits。从CMOS摄像头以30帧/s的速率获取实时视频数据，经跑偏检测后得到二值化边缘和输送带运行状态，并在TFT屏上实时显示。