《表1 U-Net网络各运算单元在微处理器上的运算时间统计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的U-Net网络硬件加速系统的实现》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

在Pynq-Z1异构平台的ARM Cortex-A9微处理器上，通过试验的方式统计出U-Net网络各运算单元总的运算时间。在650 MHz工作频率下，初步测量出各运算单元总的运算时间，如表1所示。可以发现，U-Net网络中卷积运算单元的运算次数最多，同时总的运算时间也最长，占U-Net网络总的运算时间的99.885%。因此，U-Net网络的运算瓶颈是卷积运算，对卷积运算进行理论分析和加速优化是本研究的重点。