《表1 运算器特性:低面积低功耗的机器学习运算单元设计》
本文采用Synopsys Design Compiler工具综合了台积电公司(Taiwan Semiconductor Manufacturing Company,TSMC)的65 nm标准库中的浮点数乘法器和加/减法器,测得的面积开销和功耗开销如表1所示。其中,16位浮点数的乘法器和加/减法器相比于32位浮点数的分别节省约为2.20倍和3.49倍的面积开销,而功耗开销也仅为采用32位浮点数时的52.79%和24.24%。显然,如果运算器采用16位浮点数,可以大大减少面积和功耗。同时,由于16位浮点数和32位浮点数相比减少了一半的数据位宽,也可以进一步降低存储器接口的负担和数据传输所消耗的功耗。
图表编号 | XD0031685400 严禁用于非法目的 |
---|---|
绘制时间 | 2019.01.01 |
作者 | 周聖元、杜子东、刘道福、支天、陈云霁 |
绘制单位 | 中国科学院计算技术研究所计算机体系结构国家重点实验室、中国科学院大学、上海寒武纪信息科技有限公司、中国科学院计算技术研究所计算机体系结构国家重点实验室、中国科学院计算技术研究所计算机体系结构国家重点实验室、上海寒武纪信息科技有限公司、中国科学院计算技术研究所计算机体系结构国家重点实验室、中国科学院计算技术研究所计算机体系结构国家重点实验室、中国科学院大学 |
更多格式 | 高清、无水印(增值服务) |