《表6 各平台运行时间对比》
通过在FPGA程序中添加计数器进行时间统计,该计数器在FPGA端接收完毕单张图片的所有数据后,启动CNN计数单元开始计数,在计数完毕时的值即为加速器计算所需的时钟周期。本文使用的DoNet网络在CPU、GPU、FPGA平台上的计算时间对比如表6所示。
图表编号 | XD00112539100 严禁用于非法目的 |
---|---|
绘制时间 | 2019.11.10 |
作者 | 窦阳、卿粼波、何小海、廖海鹏 |
绘制单位 | 四川大学电子信息学院、四川大学电子信息学院、四川大学电子信息学院、四川大学电子信息学院 |
更多格式 | 高清、无水印(增值服务) |