《超大规模集成电路系统设计》求取 ⇩

第一章 绪言1

1.1 集成电路技术的进展和影响1

目录1

1.2 元件制造10

1.3 IC优于分立元件之处24

第二章 制造和成本分析29

2.1 IC组件的制造29

2.2 成品率44

2.3 成本分析51

2.4 关于制造工艺的进一步讨论60

2.5 IC逻辑系列和逻辑设计方法的选择68

习题71

3.1 双极型晶体管74

第三章 双极型逻辑系列的逻辑设计和掩模设计74

3.2 TTL（晶体管－晶体管逻辑）80

3.3 双极型晶体管电路的版图设计103

习题112

3.4 ECL（发射极耦合逻辑）116

习题137

3.5 其他双极逻辑系列139

习题155

3.6 本章小结158

第四章 MOS逻辑系列的逻辑设计和掩膜设计160

4.1 MOSFET（金属－氧化物－半导体场效应晶体管）160

4.2 MOS网络的逻辑设计174

4.3 电子电路设计中的一些问题187

4.4 或非和与非门混合的MOS网络的逻辑设计196

4.5 非规范的有用MOS网络例200

习题203

4.6 静态MOS电路的版图设计204

4.7 芯片设计的全过程215

习题224

4.8 动态MOS网络227

习题241

4.9 CMOS（互补MOS）242

4.10 其他MOS工艺270

习题274

4.11 本章小结276

5.1 各种逻辑系列的比较278

第五章 逻辑系的比较和工艺发展动向278

5.2 兼容性284

5.3 各电路系列的集成度284

5.4 工艺发展动向287

习题297

第六章 存贮器298

6.1 半导体存贮器的特点298

6.2 RAM（随机存取存贮器）300

6.3 用RAM代替逻辑网络310

6.4 掩模编程ROM313

6.5 PROM（可编程序的只读存贮器）318

6.6 可清除ROM320

6.7 半导体存贮器的比较323

6.8 其他类型的存贮器327

6.9 所有存贮器的比较330

7.1 在逻辑设计中使用ROM的动力335

第七章 在逻辑设计和任务实施算法中的ROM335

7.2 波形和字符发生器338

7.3 组合逻辑网络342

7.4 时序逻辑网络353

7.5 代码转换353

习题369

7.6 用于计算的ROM370

7.6.1 加法371

7.6.2 乘法372

7.6.3 平方根373

7.6.4 三角函数378

7.7 PLA（可编程序逻辑阵列）及其变形381

7.6.5 其他函数381

7.6.6 关于ROM网络的最终评论381

7.8 现场编程阵列逻辑（FPAL）402

7.9 多级门阵列（MGA）404

7.10 存贮器在计算机中的应用408

7.11 本章小结411

习题413

第八章 计算机辅助设计（CAD）416

8.1 系统说明、功能设计和逻辑设计416

8.2 逻辑模拟417

8.3 网络划分和芯片设计418

8.4 电子电路的模拟和分析418

8.5 布局421

8.6 设计的检验与测试424

8.7 CAD程序的一些问题425

8.8 CAD数据库系统和CAM427

8.9 有关CAD的参考文献429

习题429

第九章 全专用和半专用电路设计方法430

9.1 不同的设计动机430

9.2 用分立元件和现有组件的设计435

9.3 全专用电路设计方法437

9.4 半专用电路设计方法442

9.4.1 门阵列442

9.4.2 单元库设计方法472

9.4.3 其他设计方法475

9.5.1 通用组件设计方法480

9.5 不同设计方法的比较480

9.5.2 专用组件设计方法481

9.6 微型计算机488

9.6.1 特性和应用488

9.6.2 先进的或特殊的微型计算机505

9.6.3 微处理机和微型计算机的设计506

9.7 各种设计方法的比较514

习题519

第十章 系统设计及未来的若干问题523

10.1 系统设计中的一些问题523

10.2 硬件和软件的权衡考虑526

10.3 未来的一些问题535

附录 用数目最少的非门设计网络的方法4.2 .1的理论基础543

参考文献548