《超大规模集成电路系统设计基础》求取 ⇩

目录1

第1章 微电子学的回顾和nMOS技术导论1

1.1 集成电路技术导论1

1.2 集成电路的发展时期1

1.3 VLSI的技术特点4

1.4 金属—氧化物—半导体（MOS）技术和VLSI5

1.5 基本的nMOS晶体管6

1.6 增强型晶体管的工作过程9

1.7 耗尽型nMOS晶体管的作用原理11

1.8 MOS管制造的重要工艺—光刻（Patterning）11

1.9 nMOS管的制造13

1.10 nMOS处理过程的归纳18

第2章 nMOS管的基本电特性…………………………………………………？19

2.1 nMOS电路的构成层19

2.2 nMOS晶体管的基本电流电压19

2.3 几个与器件性能有关的参数23

2.4 通路晶体管（Pass transistor）25

2.5 nMOS倒相器25

2.6 倒相器级连时上下阻抗比的确定27

2.7 由通路晶体管激励的倒相器的上下阻抗比28

2.8 几种不同形式的上拉方式30

2.9 nMOS器件的电路模型32

3.1 棒形图（Stick Diagrams）34

第3章 nMOS电路设计过程34

3.2 设计规则38

3.3 双金属层44

3.4 排版（Layout）举例45

第4章 基本的电路概念48

4.1 片状电阻（Sheet Resistance）48

4.2 片电阻概念的应用49

4.3 层电容51

4.4 电容的标准单位□Cg52

4.5 某些结构的电容计算52

4.6 迟延单元τ54

4.8 超级缓冲器（Super Buffers）55

4.7 倒相器的迟延55

4.9 驱动大电容负荷57

4.10 级连通路管的传播迟移58

4.11 线电容及其他附加电容59

4.12 层的选择60

第5章 子系统设计和排版62

5.1 系统结构上的考虑62

5.2 开关逻辑62

5.3 门逻辑64

5.4 结构化设计的例子70

5.5 时序电路82

5.6 加速信号的传输90

5.7 有关总线的考虑92

5.8 电源和地线中电流的限制95

第6章 nMOS电路的比例缩小97

6.1 比例缩小因子α97

6.2 比例的基本限制及可能的解决手段99

6.3 连结导线的比例缩小101

6.4 一些与制造有关的问题102

第7章 PLA和有限状态机105

7.1 真值表的十进制数表示105

7.2 在逻辑设计中的ROM106

7.3 用多路选择器来实现组合逻辑109

7.4 可编逻辑阵列（PLA）111

7.5 PLA的折迭（Folding of PLA）114

7.6 PLA的设计举例116

7.7 有限状态机（Finite State Machines）119

7.8 有限状态机的设计举例120

第8章 系统设计的某些考虑128

8.1 导论128

8.2 设计过程的概述129

8.3 四位微处理器的总体按排131

8.4 四位移位器的设计133

8.5 ALU子系统的设计140

9.1 系统定时的考虑156

第9章 内存、寄存器和系统定时的考虑156

9.2 一些常用的存储单元157

9.3 存储单元的阵列169

第10章 VLSI设计中的一些实际考虑182

10.1 速度、功耗和芯片面积182

10.2 对系统布局和排版的考虑184

10.3 4位微处理器的版图188

10.4 输入输出（I/O）引脚193

10.5 设计者真正可用的芯片面积194

10.6 系统迟移的进一步考虑196

10.7 成功地进行VLSI系统设计的一些基本规则203

11.2 对控制器结构的考虑213

第11章 系统控制器的设计213

11.1 导论213

11.3 微程序空制218

11.4 缩减指令组的计算机（RISC）结构218

第12章 VLSI设计的现实222

12.1 设计的方式222

12.2 与半导体厂的接口关系224

12.3 布局227

12.4 VLSI布线228

12.5 一个基本的版图输入语言231

12.6 验证要先于制造237

12.7 测试和可测试性238