《数字系统测试及可测试性设计》求取 ⇩

第一章引论1

1.1 测试的重要性1

1.2测试码生成的基本概念2

1.2.1 判定树2

1.2.2 隐含枚举3

1.2.3 回溯3

1.2.4 D-前沿3

1.2.5 双向蕴含3

1.2.6 唯一敏化3

1.2.7 全局蕴含5

1.2.8 搜索状态5

1.2.9 E-前沿5

1.3故障模型6

1.3.1 固定型故障6

1.3.2 其余故障模型7

1.4测试生成8

1.4.1 组合电路测试生成8

1.4.2 时序电路测试生成9

1.4.3 并行测试生成10

1.4.4 可测试性分析11

1.4.5 可测试性设计12

1.5 小结12

参考文献13

第二章测试生成算法14

2.1组合电路测试生成14

2.1.1 PODEM 算法14

2.1.2 FAN 算法18

2.1.3 SOCRATES 算法21

2.1.4 EST 算法26

2.1.5 基于传递闭包的测试生成29

2.2时序电路测试生成36

2.2.1 重复逻辑阵列模型36

2.2.2 基于模拟的测试生成方法39

2.2.3 基于分解等价的时序电路测试生成45

2.3 小结49

参考文献50

第三章随机测试生成与分析52

3.1伪随机测试码生成器及其测试序列52

3.1.1 反馈移位寄存器的结构52

3.1.2 本原多项式54

3.1.3 线性反馈移位寄存器序列的特点56

3.2信号概率分析57

3.2.1 Parker 和MeCluskey 的信号概率计算方法58

3.2.2 切割算法61

3.2.3 加权平均法67

3.3随机测试的测试长度估算69

3.3.1 随机测试的测试长度估算方法69

3.3.2 伪随机测试长度估算72

3.3.3 统计方法估算测试长度与故障覆盖率74

3.3.4 一种近似的测试长度计算方法77

3.4加权的原始输入信号概率82

3.4.1 一种近似的加权随机求解方法82

3.4.2 采用梯度法求原始输入的最优信号概率86

3.4.3 采用单纯形法计算加权的信号概率90

3.4.4 加权的伪随机测试生成器92

3.5 小结93

参考文献93

第四章可测试性分析95

4.1可测试性计算的复杂性分析95

4.1.1 可满足性问题95

4.1.2 故障检测问题97

4.1.3 可控性与可观性问题98

4.2非概率模型的可测度99

4.2.1 SCOAP 测度100

4.2.2 一种全局的可测性测度102

4.2.3 基于信号冲突的可测试性测度105

4.3概率模型的可测度111

4.3.1 STAFAN111

4.3.2 PREDICT 方法115

4.4动态可测度122

4.4.1 动态的COP 测度122

4.4.2 动态的SCTM 测度124

4.5功能级的可测试性测度126

4.5.1 多层次测试生成的代价模型126

4.5.2 一种多层次描述电路的可测试性测度130

4.6可测度的精确度评价138

4.6.1 采用统计法评价可测度的精度138

4.6.2 可控与可观≠可测139

4.6.3 评价概率模型可测度的精度143

4.7 小结145

参考文献146

第五章非结构化可测试性设计方法148

5.1测试问题的复杂性分析148

5.1.1 故障检测问题148

5.1.2 逻辑测试的复杂性及逻辑函数故障条件下的封闭性153

5.2测试点定位157

5.2.1 基于SCOAP 的自动设计方法158

5.2.2 分枝限界的测试点插入161

5.3自测试方法166

5.3.1 BIST 技术概述167

5.3.2 并发特征分析及伪随机测试生成器173

5.3.3 自治测试178

5.3.4 症候可测试性设计180

5.4 小结182

参考文献183

第六章结构化可测试性设计185

6.1时序电路的完全扫描设计185

6.1.1 传统的扫描设计方法185

6.1.2 扫描设计的扩展方法190

6.1.3 多扫描链的最优构造192

6.1.4 奇偶扫描设计200

6.2部分扫描设计205

6.2.1 基于结构的扫描设计方法205

6.2.2 基于优化方法的部分扫描设计209

6.2.3 基于版图信息的可测试性设计方法214

6.2.4 并行部分扫描设计219

6.3 小结222

参考文献222

第七章并行测试生成及故障模拟224

7.1并行测试生成及加速比奇异性224

7.1.1 并行测试生成及故障模拟的总体介绍224

7.1.2 加速比奇异性225

7.2并行测试生成方法230

7.2.1 故障并行230

7.2.2 故障并行的最优粒度237

7.2.3 搜索并行242

7.3并行故障模拟247

7.3.1 电路划分247

7.3.2 故障划分251

7.4 小结255

参考文献255

第八章并行测试方法257

8.1具有BIST 资源的测试调度257

8.1.1 测试调背景及图论模型257

8.1.2 测试调度的最优算法260

8.1.3 测试调度的较优算法262

8.2基于电路划分的测试调度266

8.2.1 基本概念及图论模型267

8.2.2 并行测试的最优设计269

8.2.3 测试调度及其最优控制274

8.2.4 不可中断的测试的调度281

8.2.5 采用测试段划分的测试调度285

8.3 小结289

参考文献290

附录291