《可测性设计技术》求取 ⇩

前言页1

第一章 可测性设计基础1

1.1 可测性的测度2

1.1.1 基本定义3

1.1.2 标准单元的可测性分析5

1.1.3 可控性和可观测性的计算9

1.2 可测性设计方法10

1.2.1 可测性的改善设计11

1.2.2 结构可测性设计14

1.2.3 其它可测性设计简介21

1.3 组合电路的异或门串联结构23

1.3.1 Reed.Muller展开式23

1.3.2 异或门串联电路结构测试分析26

1.4 内测试设计28

1.4.1 多位线性反馈移位寄存器29

1.4.2 伪随机数发生器32

1.4.3 特征分析器34

1.4.4 特征分析器的故障侦出率38

1.4.5 内测试电路设计42

第二章 边缘扫描测试的基本概念46

2.1 问题的提出46

2.2 传统PCB电路板测试的困难48

2.3 边缘扫描测试的基本原理50

第三章 边缘扫描测试标准54

2.3.1 测试控制逻辑56

2.3.2 边缘扫描电路的举例60

2.3.3 边缘扫描测试通路的结构原理62

3.1 边缘扫描测试的结构64

3.2 测试存取通道66

3.3 TAP控制器66

3.4 指令寄存器77

3.5 测试数据寄存器80

3.5.1 旁路寄存器81

3.5.2 边缘扫描寄存器83

3.5.3 边缘扫描单元83

3.5.4 系统管脚相关单元85

3.5.5 器件标志寄存器88

3.6 指令90

3.5.6 专门设计的数据寄存器90

3.6.1 公用和专用指令91

3.6.2 旁路指令91

3.6.3 采样/预装指令92

3.6.4 外部测试指令95

3.6.5 内部测试指令95

3.6.6. 运行内建自测试指令98

3.6.7 组件指令99

3.6.8 器件标志代码指令99

3.6.9 用户代码指令99

3.7 文本要求100

3.6.10 高阻态指令100

第四章 硬件测试的新方法102

4.1 板级测试102

4.1.1 即时采样102

4.1.2 边缘扫描主控器105

4.1.3 存储器板测试108

4.2 系统级测试111

4.2.1 具有BST的嵌入式通过/不通过测试112

4.2.2 系统底板测试总线113

4.3 芯片设计120

4.3.1 单晶片集成的边缘扫描测试120

4.3.2 用多芯片组件设计的边缘扫描测试122

4.3.3 用MOS设计的边缘扫描测试124

4.3.4 数字总线监视器127

4.3.5 可调整的扫描通路长度132

4.3.6 通路延迟测量134

第五章 BST设计语言139

5.1 BSDL描述139

5.1.1 整体部分140

5.1.2 组件描述148

5.1.3 组件体149

5.1.4 BSDL的其它功能150

5.2 BSDL设计举例152

5.2.1 设计方法152

5.2.2 电路153

5.3 边缘扫描寄存器的编辑器158

5.3.1 工艺库159

5.3.2 编辑器的输入与输出文件160

5.3.3 测试结果162

5.4 测试规范语言163

5.4.1 测试接口层163

5.4.2 通用格式的测试向量168

5.4.3 串行向量格式175

第六章 电路板测试177

6.1 BST链的完备性测试177

6.1.1 功能测试177

6.1.2 测试步骤181

6.2 电路板的故障186

6.2.1 互连结构187

6.2.2 开路故障188

6.2.3 短路故障190

6.2.4 多故障193

6.2.5 故障模型194

6.3 测试算法194

6.3.1 二进制计数测试序列195

6.3.2 最小权序列198

6.3.3 走步“1”序列199

6.3.4 单对角线序列200

6.3.5 最大独立集201

6.3.6 顺序独立测试序列202

6.4 诊断203

6.4.1 两结点短路203

6.4.2 多结点短路204

6.4.3 误判测试结果206

6.4.4 混淆测试结果206

6.4.5 单步和多步测试207

6.4.6 自适应测试算法207

6.4.7 应用最大独立集的算法208

6.4.8 结点的组合故障209

6.5 逻辑组件测试211

6.5.1 对故障检测的影响214

6.5.2 存储器组件的互连测试216

6.5.3 随机存储器（RAM）217

6.5.4 只读存储器（ROM）220

6.5.5 存储器组件221

6.6 边缘扫描测试流程的结构221

第七章 边缘扫描测试技术的应用229

7.1 应用概况229

7.2 应用基础232

7.2.1 基本结构232

7.2.2 工作方式236

7.2.3 边缘扫描单元的级连238

7.2.4 应用举例239

7.3 应用边缘扫描测试的策略241

7.3.1 边缘扫描描述语言的验证242

7.3.2 边缘扫描描述器件和电路的验证243

7.3.3 自动测试图形的生成243

7.3.4 利用实体存取进行测试244

7.3.5 测试边缘扫描电路245

7.3.6 测试非扫描器件246

7.3.7 内部测试247

7.3.8 诊断248

7.3.9 使用边缘扫描测试的方法248

7.4 边缘扫描测试的实际应用251

7.4.1 设计认证工具253

7.4.2 测试图形的生成254

7.4.3 数据要求255

7.4.4 测试的实现256

7.5 边缘扫描测试选件258

7.5.1 边缘扫描选件260

7.5.2 智能边缘扫描反汇编软件261

7.6 用BST进行电路板级编程262

7.6.1 概述262

7.6.2 器件级编程262

7.6.3 电路板级编程263

7.6.4 并行及串行电路板接口264

7.6.5 串行接口265

7.6.6 边缘扫描的串行方法267

7.6.7 用IEEE II 19.1编程268

7.6.8 未来的发展269

7.6.9 结论270

第八章 管理措施271

8.1 标准的形成271

8.2 管理部门的作用275

8.2.1 引进并行工程275

8.2.2 强制实行可测性设计279

8.2.3 可靠性检查280

8.2.4 重视质量282

8.3.1 缩短产品的上市时间285

8.3 边缘扫描测试技术的优点285

8.3.2 降低投资287

8.3.3 IC费用的考虑288

8.3.4 PCB板费用的考虑289

8.4 总结292

附录293

1. 边缘扫描寄存器293

1.1 在二态输出管脚上的单元294

1.2 在三态输出管脚上的单元295

1.3 在双向管脚上的单元295

1.4 在系统时钟输入管脚上的单元295

1.5 在系统输入管脚上的单元296

3.1 边缘扫描寄存器297

2. 器件标志寄存器297

3. 文件要求297

3.2 器件标志寄存器298

3.3 指令寄存器298

3.4 指令298

3.5 性能299

3.6 自测试操作299

3.7 测试数据寄存器299

3.8 定时规定300

4. 指令寄存器300

5.1 BYPASS（旁路）指令301

5.2 组件指令301

5. 指令301

5.3 外测试指令302

5.4 高阻指令303

5.5 标志码指令303

5.6 内测试指令303

5.7 运行自测试指令304

5.8 公用指令305

5.9 采样/预装入指令305

5.10 使用代码指令306

6. TAP控制器306

7. 测试数据寄存器307

参考文献309