《容错与故障可测性系统设计》

目录1

1 可靠性的基本概念1

1.1可靠性的定义1

1.2可靠度和故障率1

1.3可靠度与平均故障间隔时间的关系4

1.4可维修度6

1.5有效度7

1.6串联系统与并联系统8

1.7参考文献11

2 数字电路的故障12

2.1失效与故障12

2.2故障模型12

2.3暂时性故障21

2.4参考文献25

3.1数字系统的故障诊断27

3 测试生成27

3.2组合逻辑电路的测试生成28

3.3组合电路中的多故障检测53

3.4时序电路的测试生成55

3.5随机测试68

3.6跳变计数测试69

3.7特征码分析71

3.8参考文献77

4 数字系统的容错设计79

4.1容错的重要性79

4.2容错的基本概念80

4.3静态冗余81

4.4动态冗余89

4.5混合冗余92

4.6自清除冗余方式97

4.7筛模冗余100

4.8 5MR重构方案102

4.9利用纠错码进行存储系统的容错设计107

4.10时间冗余121

4.11软件冗余122

4.12软失效运行124

4.13实用的容错系统124

4.14针对VLSI芯片的一种容错设计方案151

4.15参考文献158

5 自校验与故障安全逻辑162

5.1 引 言162

5.2完全自校验检测器的设计164

5.3自校验时序机205

5.4部分自校验电路213

5.5强故障安全电路215

5.6失效保险设计216

5.7完全自校验PLA设计228

5.8参考文献234

6 可测性设计237

6.1何谓可测性237

6.2可控性和可观察性238

6.3组合逻辑电路的可测性设计239

6.4时序电路的可测性设计253

6.5 时序电路可测性设计中的路径扫描技术256

6.6 电平灵敏扫描设计（LSSD）261

6.7随机存取扫描法270

6.8 内测试274

6.9自治自测试设计280

6.10逻辑板内的可测性设计287

6.11参考文献294

7 结 论297

7.1参考文献304

附录 马尔可夫模型307