《数字系统测试与可测性》求取 ⇩

绪论1

第一章 测试生成4

1.1 数字系统中的故障和故障模型4

1.1.1 失效和故障4

1.1.2 发生故障的原因4

1.1.3 故障特征的描述5

1.1.4 故障模型5

1) 建立故障模型的作用5

2) 对故障模型的要求6

3) 固定故障模型7

4) 桥故障模型10

5) 固定开路故障(s-op)11

3) 功能块级故障模型12

2) 门级故障模型12

1) 晶体管级故障模型12

1.1.5 满足不同层次要求的故障模型12

1.1.6 其他种类的故障模型13

1.2 与测试生成有关的基本概念15

1.2.1 激励与响应15

1.2.2 测试码15

1.2.3 测试集16

1.2.4 故障检测与故障诊断16

1.2.5 按可检测特征对故障分类17

1.2.6 故障覆盖率和分辨率17

1.2.7 获取数字系统测试集的方法18

1.3 组合电路的测试生成19

1.3.1 一维通路敏化19

3) 布尔差分定义的意义22

2) 布尔差分的定义22

1) 异或运算的若干计算公式22

1.3.2 布尔差分算法22

4) 单故障检测定理23

5) 布尔差分定义的简化形式24

6) 布尔差分的一些重要性质25

7) 求电路初级输入变量的布尔差分举例26

8) 求电路内部引线变量的布尔差分27

9) 布尔差分的链接公式28

10) 对布尔差分算法的简短评论32

1.3.3 D算法32

1) 与D算法有关的术语和概念32

2) D算法的一般步骤37

3) D算法的进一步完善42

1) PODEM算法的基本思想44

1.3.4 PODEM算法44

4) 对D算法的简短评论44

2) PODEM算法的流程45

3) PODEM算法应用举例47

4) 对PODEM算法的简短评论49

1.3.5 FAN算法50

1) FAN算法的基本思想50

2) FAN算法的流程图53

3) FAN算法应用举例53

4) 对FAN算法的简短评论55

1.3.6 G-F二值算法55

1) 从五值逻辑到九值逻辑55

2) 九值逻辑的G-F二值表示法57

3) G-F二值算法的理论基础——G-F二值公式59

4) G-F二值算法描述(按路径敏化思想)66

5) G-F二值算法对组合逻辑的应用70

6) 对G-F二值算法的简短评论72

1.4 时序电路的测试生成72

1.4.1 时序电路测试生成的困难72

1) 置初态问题72

2) 竞争冒险问题73

1.4.2 时序电路的结构测试生成74

1) 时序电路的迭代组合模型74

2) G-F二值算法处理迭代组合模型的方法描述75

3) 用G-F二值算法生成时序电路的测试举例79

1.4.3 时序机的功能测试——校验试验82

1) 与校验试验有关的基本概念82

2) 设计校验序列的步骤85

1.5 非确定性测试生成87

3) 对校验试验的简短评论87

1.5.1 随机测试生成面临的主要问题及解决方法88

1.5.2 初级单元简集相交法90

第二章 可测性设计93

2.1 可测性设计概述93

2.1.1 可测性设计的必要性93

2.1.2 测试的必要性94

2.1.3 与可测性设计有关的基本概念96

2.2 组合网络的可测性设计方法97

2.2.1 基本目标和依据97

2.2.2 R-M方法98

1) Reed-Muller展开式98

2) 按R-M展开式实现的电路的测试99

3) R-M展开式的另一种推导方法100

1) 用二输入的异或门和与非门设计只需五组测试的网络101

2.2.3 控制逻辑的应用101

4) 对R-M方法的简短评论101

2) 用二输入与门、或门和非门设计只需三组测试的网络103

3) 对使用控制逻辑的简短评论105

2.2.4 校验子(Syndrome)可测性设计105

1) 校验子的定义105

2) 校验子的计算法则105

3) 校验子测试方法106

4) 校验子可测性设计107

2.2.5 逻辑概率与随机可测性分析107

1) 逻辑概率的定义107

2) 逻辑概率的计算法则108

3) 逻辑概率计算举例110

4) 随机可测性的分析及其改善方法111

2.3.1 专门方法的含义112

2.3.2 划分测试区112

2.3 可测性设计的专门方法(Ad hoc)112

2.2.6 对组合网络可测性设计方法的简短评论112

2.3.3 增加测试点技术114

2.3.4 制订可测性设计规则116

2.4 结构可测性设计118

2.4.1 结构可测性设计方法发展概况118

2.4.2 几种扫描设计技术119

1) 扫描通路(Scan Path)方法120

2) 扫描置位(Scan Set)方法121

3) 随机存取扫描(Random Access Scan)方法122

2.4.3 电平敏感扫描设计(LSSD)123

1) LSSD的基本要求123

2) LSSD所用的基本元件124

3) LSSD的设计规则125

4) LSSD的系统配置127

5) LSSD三种配置的开销估算129

6) LSSD的困难和优点130

2.4.4 结合扫描设计的自测试技术——BILBO130

1) 关于自测试131

2) 线性反馈移位寄存器LFSR131

3) 特征分析寄存器SAR134

4) BILBO元件138

第三章 可测性分析144

3.1 可测性分析概述144

3.1.1 可测性分析的基本概念144

3.1.2 可测性分析的发展概况144

2) 独立信号模型和相关信号模型147

3) 静态可测性分析和动态可测性分析147

1) 关于可测性分析的作用问题147

3.1.3 可测性分析研究中的几个热点147

4) 电路可测性的自动改善148

3.2 CAMELOT方法149

3.2.1 可控制性概念149

3.2.2 可观察性概念151

3.2.3 易测性概念153

3.2.4 对CAMELOT方法的简短评论154

3.3 SCOAP方法154

3.3.1 有关的定义154

3.3.2 C/O的有关计算公式155

3.3.3 C/O计算算法157

3.3.4 C/O计算举例158

3.3.5 对SCOAP方法的简短评论162

3.4 TEST/80方法162

3.4.1 有关的定义、公式和计算法则162

3.4.2 计算流程165

3.4.3 计算举例166

3.4.4 对TEST/80方法的简短评论168

3.5 四值动态代价分析方法(FDCM)169

3.5.1 定义和计算公式169

1) 引线在正常电路中的可控制性169

2) 引线在故障电路中的可控制性171

3) 故障的可测度T(A，y)171

3.5.2 FDCM的必要性172

1) 故障对引线可控制性的动态影响173

2) 故障对引线可观察性的动态影响173

3) 用T(A，y)取代dA的原因174

3.5.3 四值代价分析相对于二值代价分析的优势175

3.5.4 四值代价的计算复杂性分析180

3.5.5 四值代价的进一步完善问题180

3.6.1 从独立信号模型到动态相关信号模型181

3.6 动态约束四值测度方法DRFM181

3.6.2 故障的必要检测条件NDC182

1) 与NDC有关的几个定义182

2) NDC的快速计算方法183

3.6.3 四值测度的动态约束条件及其扩展185

1) 动态约束条件DRC的形成规则185

2) DRC对四值测度精度的影响186

3.6.4 DRFM方法190

1) DRFM测度的表述190

2) DRFM方法的流程190

3) 几点结论190

第四章 自动测试生成系统ATGS192

4.1 概述192

1) 组合电路模型和时序电路模型194

4.2 ATGS的系统模型194

4.2.1 电路模型194

2) 同步时序电路模型和异步时序电路模型的区分195

3) 门级电路模型和功能块级电路模型198

4) 混合电路模型198

4.2.2 故障模型198

1) 门级单固定故障模型199

2) 功能块级单固定故障模型199

3) 混合单固定故障模型199

4) 时钟电路的故障模型199

5) 其他电路的特殊故障模型201

4.3 ATGS的系统结构201

4.3.1 数据库DB201

1) 标准单元库SDB1201

3) 库操作程序204

2) CUT信息库SDB2204

4.3.2 电路描述207

1) 面向结构的电路描述语言207

2) 描述语言编译器208

3) CUT的链表拓扑结构208

4.3.3 预处理210

1) 生成CUT的目标故障表210

2) 从简到繁对CUT的测试树头排序211

3) 生成树标记和各引线的树头级距Lhv211

4) 生成引线跳变标记和故障级距Lfv213

5) 计算DRFM测度，识别不可测故障215

6) 功能块表达式的预代真215

4.3.4 测试生成216

1) G-F二值算法的逆向路径敏化方法217

2) 按逆向路径敏化流程求测试举例223

3) 加速测试生成的若干策略227

4.3.5 故障模拟232

1) 并行故障模拟233

2) 同时故障模拟236

3) ATGS对同步时序电路的并行故障模拟方案239

4) 异步时序电路故障模拟的特殊性241

5) 故障辞典和故障定位方法243

4.3.6 总控246

1) 总控流程图246

2) 总控的统计分析功能246

3) 总控的交互功能247

4.4 ATGS的软件实现247

4.4.4 与自动测试系统的软接口考虑248

4.5 ATGS对特殊元件和特殊电路的处理方法248

4.4.2 编程语言的选择248

4.4.3 程序的模块化结构248

4.4.1 宿主机的选择248

4.5.1 线逻辑249

4.5.2 三态元件249

4.5.3 双向线250

4.5.4 存储型元件251

1) 对RAM的处理251

2) 对PROM的处理253

4.5.5 PLA254

4.5.6 多时帧、多时钟元件254

结论与展望255

习题258

参考文献263