《数学逻辑》求取 ⇩

第一章数制和编码1

1.1 进位计数制1

1.2　进位计数制的相互转换3

1.2.1　多项式替代法3

1.2.2　基数乘除法4

1.2.3　任意两种进制之间的转换6

1.2.4　直接转换法6

1.2.5　数制转换时小数位数的确定7

1.3　带符号数的代码表示8

1.3.1　原码8

1.3.2　反码9

1.3.3　补码9

1.3.4　十进制数的补码9

1.4　带符号数的加、减运算11

1.5　十进制数的常用代码12

1.5.1　“8421”码12

1.5.2　“2421”码13

1.5.3　余3码14

1.6　可靠性编码14

1.6.1　格雷码14

1.6.2　奇偶校验码17

1.6.3　海明校验码18

1.7　数的定点及浮点表示20

1.7.1　数的定点表示法20

1.7.2　数的浮点表示法21

1.7.3　数的定点和浮点表示的比较22

习题23

2.1　逻辑代数中的几个概念26

第二章逻辑代数基础26

2.2　逻辑代数的基本运算28

2.2.1　与运算（逻辑乘）29

2.2.2　或运算（逻辑加）29

2.2.3　非运算（逻辑非）30

2.3　逻辑代数的基本定理及规则31

2.3.1　逻辑代数的基本公理31

2.3.2　逻辑代数的基本定理31

2.3.3　逻辑代数的基本规则32

2.4　逻辑函数的性质33

2.4.1　复合逻辑34

2.4.2　逻辑函数的基本表达式37

2.4.3　逻辑函数的标准形式38

2.5　逻辑函数的化简42

2.5.1　代数法化简43

2.5.2　卡诺图法45

2.5.3　利用无关项简化函数表达56

2.5.4　输入无反变量的函数的化简57

2.5.5　多输出函数的化简61

2.5.6　Quine-Meclusley法（Q-M法）68

习题87

第三章组合逻辑电路的分析和设计91

3.1　逻辑电路设计文档标准91

3.1.1　框图92

3.1.2　门的符号标准93

3.1.3　信号名和有效级95

3.1.4　引端的有效级96

3.1.5　引端有效级的变换99

3.1.6　图面布局及总线102

3.1.7　时间图104

3.2　组合电路分析106

3.2.1　穷举法106

3.2.2　逻辑代数法107

3.2.3　利用德·摩根定律分析109

3.3　组合电路设计的一般方法111

3.3.1　根据逻辑问题的描述写出逻辑表达式111

3.3.2　逻辑电路的变换115

3.4　组合电路中的竞争与险象119

3.4.1　竞争现象119

3.4.2　险象120

3.4.3　险象的判别122

3.4.4　险象的消除124

3.5　常用MSI组合逻辑器件及其应用127

3.5.1　译码器127

3.5.2　编码器136

3.5.3　三态缓冲器141

3.5.4　多路选择器145

3.5.5　奇偶校验电路160

3.5.6　比较器164

3.5.7　加法器170

习题180

第四章同步时序电路的分析185

4.1　时序电路概述185

4.1.1　时序电路的一般形式185

4.1.2　时序电路的分类186

4.1.3　时序电路的描述方法187

4.2　双稳态元件189

4.2.1　S-R锁存器189

4.2.2　/S-/R锁存器191

4.2.3　带使能端的S-R锁存器192

4.2.4　D锁存器193

4.2.5　边沿触发D触发器193

4.2.6　主从S-R触发器195

4.2.7　主从J-K触发器195

4.2.8　边沿触发JK触发器197

4.2.9　T触发器198

4.3　同步时序电路的分析方法199

4.4　计数器208

4.4.1　二进制串行计数器209

4.4.2　二进制同步计数器210

4.4.3　用跳越的方法实现任意模数的计数器212

4.4.4　强置位计数器213

4.4.5　预置位计数器214

4.4.6　修正式计数器216

4.4.7　MSI计数器及应用217

4.5　寄存器222

4.5.1　并行寄存器222

4.5.2　移位寄存器223

4.5.3　MSI寄存器应用举例——数据串、并行的转换228

4.6　节拍分配器230

4.6.1　计数型节拍分配器231

4.6.2　移位型节拍分配器232

4.6.3　MSI节拍分配器举例234

习题236

第五章同步时序电路的设计240

5.1　建立原始状态表241

5.2　状态化简245

5.2.1　完全给定同步时序电路状态表的化简245

5.2.2　不完全给定同步时序电路状态表的化简249

5.3　状态分配254

5.3.1　状态编码的一般问题254

5.3.2　相邻状态分配法257

5.4　触发器类型的选择及激励函数和输出函数的确定261

5.4.1　触发器类型的选择261

5.4.2　激励函数和输出函数的确定261

5.5　设计举例263

习题271

6.1　脉冲异步时序电路概述275

第六章异步时序电路的分析与设计275

6.2　脉冲异步时序电路的分析277

6.3　脉冲异步时序电路的设计281

6.4　电平异步时序电路概述284

6.4.1　电平异步时序电路的模型及稳态的判断284

6.4.2　流程表及总态图285

6.5　电平异步时序电路的分析289

6.6　电平异步时序电路的设计294

6.6.1　建立原始流程表294

6.6.2　状态化简297

6.6.3　状态分配298

6.6.4　确定激励函数表达式305

6.6.5　时序险象及其避免306

6.6.6　设计举例309

习题316

第七章可编程逻辑器件PLD320

7.1　PLD概述320

7.1.1　PLD的电路结构及分类320

7.1.2　PLD的编程工艺及描述的逻辑规则和符号321

7.1.3　PLD的设计过程及主要优点323

7.2　只读存储器324

7.2.1　ROM的内部结构325

7.2.2　用ROM实现组合逻辑设计327

7.2.3　常用的LSIROM330

7.2.4　ROM容量的扩展332

7.3　可编程逻辑阵列334

7.4.1　组合PAL器件335

7.4　可编程阵列逻辑335

7.4.2　时序PAL器件341

7.4.3　PAL器件的系列分类347

7.4.4　PAL的时间说明348

7.5　PLD编程语言ABEL概述349

7.5.1　ABEL语言的一般结构350

7.5.2　极性控制353

7.5.3　逻辑等式与二级逻辑354

7.5.4　字符串、常量及数字的表示355

7.5.5　集合356

7.5.6　时序逻辑的表示360

7.6　PAL器件的应用366

7.6.1　PAL器件应用的准备工作366

7.6.2　组合PAL的应用366

7.6.3　时序PAL器件的应用377

7.7　通用逻辑阵列概述385

7.7.1　GAL器件的主要特点385

7.7.2　GAL器件的基本结构386

7.7.3　GAL器件的命名及分类391

习题392

第八章数字系统设计394

8.1　数字系统的基本模型394

8.1.1　信息处理单元的构成395

8.1.2　控制单元的构成395

8.2　数字系统设计的描述工具396

8.2.1　方框图397

8.2.2　定时图（时序图）398

8.2.3　逻辑流程图399

8.2.4　ASM图401

8.2.5　MDS图407

8.3　自项向下设计和自底向上的集成410

8.3.1　自顶向下的设计410

8.3.2　自底向上的集成413

8.4　逻辑设计技术及应用414

8.4.1　定义设计要求414

8.4.2　确定系统方案及逻辑划分417

8.4.3　控制单元的设计及实现419

8.4.4　定时单元的设计及实现420

8.4.5　信息处理单元的设计及实现422

8.5　异步信号输入和系统控制器的结构424

8.6　以MSI时序器件为核心的控制器设计428

8.6.1　以多D触发器为核心的控制器设计428

8.6.2　以移位寄存器为核心的控制器的设计430

习题434

第九章数字系统CAD技术及其他设计技术概述436

9.1　数字系统CAD技术概述436

9.1.1　数字系统CAD设计的一般过程436

9.1.2　功能描述436

9.1.3　逻辑综合与逻辑划分438

9.1.4　逻辑模拟438

9.1.5　印刷电路板的布局和布线439

9.1.6　测试440

9.2　可测性设计441

9.2.1　简化测试的简单措施441

9.2.2　附加测试用逻辑改善可测性442

9.2.3　可测性结构设计443

9.3　容错设计444

9.4　专用集成电路（ASIC）概述445

9.4.1　ASIC的分类及设计445

9.4.2　全定制专用集成电路446

9.4.3　半定制专用集成电路447

9.4.4　可编程门阵列447

9.4.5　ASIC设计中的考虑449

9.4.6　ASIC技术的发展对数字系统设计的影响450

附录一　TTL/SSI电路的型号452

附录二　某些TTL/MSI集成电路产品455

附录三　某些74LS系列器件引脚图457

附录四　某些PLD、ROM、RAM器件460

引脚图460

主要参考文献462