《表3 CNN加速器的超参数》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《面向卷积神经网络的高并行度FPGA加速器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

为了验证MCRP结构以及CNN加速器架构的设计合理性，采用XILINX的ZCU102开发板进行实验验证。ZCU102搭载的XCZU9EG芯片为XILINX的Zynq Ultra Scale+系列MPSo C，片上资源丰富，可基本满足实验要求。利用可编程逻辑（Programmable Logic，PL），即FPGA部署CNN加速器，通过输入输出通道并行度和卷积核内并行度的大小，最大限度地利用片上的DSP资源，具体超参数设置如表3所示。处理系统（Processing System，PS）端的ARM-Cortex-A53作为系统主控，通过AXI Lite总线与CNN加速器交互，控制其运行。此外，ARM还用于CNN算法的预处理、后处理、监视CNN加速器的运行状态和性能等。