《表3 本文DDFS与其他FPGA实现比较》
与文献[7]算法相比,本文方法在使用更少硬件资源的情况下,能得到输出误差更小,并有更大运算频率的输出信号。与文献[11]~文献[13]相比,在得到同等SFDR水平下,本文所用硬件资源有所减少,同时不影响最大运算频率。
图表编号 | XD0017016400 严禁用于非法目的 |
---|---|
绘制时间 | 2018.03.06 |
作者 | 韩潇、曾立、占丰、陈昱 |
绘制单位 | 北京航空航天大学空间与环境学院、北京航空航天大学空间与环境学院、山东航天电子技术研究所、北京航空航天大学空间与环境学院 |
更多格式 | 高清、无水印(增值服务) |