《表2 译码器资源占用表》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的码率兼容LDPC译码器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

设计的的译码器通过Verilog HDL硬件描述语言实现，译码输出波形图如图4所示。并且在Xilina公司的FPGA Xc7a100tfgg676-2L上实现，其资源占用情况如表2所示。