《表2 基于概率拟合函数的硬件资源占用》
在Xilinx Artix-7XC7A200TFPGA上实现的基于概率的PWL近似的电路结构如图3所示,其中乘法器被移位器代替。激活函数的计算流如下:首先,根据输入X和神经元值的分布概率,输入方程解码器选择n和b的地址;然后根据n的值输出移位后的数据;最后,加法器将选择器的输出和对应的b值相加,获得输出Y。电路中所有运算都使用16位定点数,工作频率最高可以达到140MHz。文中所设计的激活函数的主要逻辑资源占用如表2所示。
图表编号 | XD00174785600 严禁用于非法目的 |
---|---|
绘制时间 | 2020.06.20 |
作者 | NGUYEN Van-Truong、蔡觉平、魏琳育、褚洁 |
绘制单位 | 西安电子科技大学微电子学院、西安电子科技大学微电子学院、西安电子科技大学微电子学院、西安电子科技大学微电子学院 |
更多格式 | 高清、无水印(增值服务) |