《表1 使用泰勒展开式优化后幂函数资源占用》
将使用泰勒优化后所损耗的FPGA资源与未优化情况下FPGA资源损耗情况进行对比,如表1。其中,Block RAM减少100%,DSP减少93.9%,FF减少92.4%,LUT减少67.9%,时钟延迟减少56.1%。Block RAM减少100%的原因是,常数A、B、C被HLS使用FF+LUT综合成了ROM的形式,从而没有将数组存储在Block RAM上。
图表编号 | XD00222627300 严禁用于非法目的 |
---|---|
绘制时间 | 2020.11.01 |
作者 | 张新伟、李康、郁龚健、刘家航、李佩琦、柴志雷 |
绘制单位 | 江南大学物联网工程学院物联网技术应用教育部工程研究中心、江南大学物联网工程学院物联网技术应用教育部工程研究中心、江南大学物联网工程学院物联网技术应用教育部工程研究中心、江南大学物联网工程学院物联网技术应用教育部工程研究中心、江南大学物联网工程学院物联网技术应用教育部工程研究中心、江南大学物联网工程学院物联网技术应用教育部工程研究中心、数学工程与先进计算国家重点实验室 |
更多格式 | 高清、无水印(增值服务) |