《表2 综合实现后的资源占用情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于异步电路设计的RSA算法加密芯片》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

使用Xilinx公司Vivado2015.4平台和Virtex-7（xc7vx485tffg1761-2）系列产品开展基于异步电路设计的RSA算法加密芯片的设计和仿真验证。本设计为1024bit明文加密。M，e，N位宽的上限是1024位。本设计的电路结构主要分为四大部分:实现模幂功能的一级异步模块LR＿module（MEMODN＿1024BIT）；实现模乘功能的二级异步模块Montgeory＿moudle（ABMODN＿1024BIT）；实现电路内部乘法、加法运算的功能模块MUL＿64BIT、ADD＿64BIT和ADD＿128BIT以及一些其它功能模块（都系统自动生成RTL级电路），比如具有选择功能的选择器（MUX）、移位功能的异步移位寄存器（shift）、存储功能的寄存器（register）、计数工程的异步计数器。资源占用情况见表2，系统结构的层次化框架如图7所示。