《表2 3种运算结构的速度和资源占用情况对比》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种用于图形渲染的高性能SpMV专用加速器结构》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

将本文提出的Sp MV专用加速器结构与传统运算结构和文献[5]中的EIE运算结构都用verilog实现，综合后得出的速度和资源占用情况对比如表2所示．可以看出，在相同的FPGA上，本文设计的基于矩阵列向量线性组合的加速器结构与传统运算结构相比，速度能够提高28%，资源占用率减少约48%；与文献[5]中的EIE运算结构相比，速度能够提高37%，资源占用率减少约18%.