《表1：纹理贴图加速器资源占用情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《可重构纹理贴图加速器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

本文在基于可重构处理器的纹理贴图算法映射实现的基础上，对纹理贴图不同算法动态可重构进行了需求分析和可行性分析。然后提出动态可重构纹理贴图加速器的整体设计方案，可通过性能状态数据监测、主控制器、外部指令存储以及层次化配置网络HRM等模块进行实现，并对其中关键模块进行了设计。同时，在该结构下，提出3种算法在阵列处理器中的动态可重构映射方案并给出具体实现过程。最后对提出的动态可重构纹理贴图加速器进行功能仿真并通过仿真验证。同时采用软硬件协同的验证方法给出纹理贴图加速器的硬件FPGA验证方案，并在Virtex6系列芯片XC6VLX550T开发板上进行FPGA测试与性能分析.在电路结构方面，本文与其他两个实现方式比较，采用可重构设计，在纹理贴图算法能够自主切换上具有更高的灵活性。