《表2 采样终端FPGA资源占用表》
采样和再生终端FPGA程序均采用Verilog HDL开发,在低成本XC6SLX16型器件上的占用资源数据分别如表2、表3所示.
图表编号 | XD00227496200 严禁用于非法目的 |
---|---|
绘制时间 | 2020.10.10 |
作者 | 李飒 |
绘制单位 | 信阳师范学院学报编辑部 |
更多格式 | 高清、无水印(增值服务) |
采样和再生终端FPGA程序均采用Verilog HDL开发,在低成本XC6SLX16型器件上的占用资源数据分别如表2、表3所示.
图表编号 | XD00227496200 严禁用于非法目的 |
---|---|
绘制时间 | 2020.10.10 |
作者 | 李飒 |
绘制单位 | 信阳师范学院学报编辑部 |
更多格式 | 高清、无水印(增值服务) |