《表1 码长码率对应表：基于FPGA的码率兼容LDPC译码器设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《基于FPGA的码率兼容LDPC译码器设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

相较于一般方法实现的码率兼容，一个矩阵仅实现单码长多码率[12-13]。本文实现码率兼容时，通过使用矩阵中不同部分，达到一个矩阵实现两种码长、四种码率的要求，这样在硬件实现时极大的节约存储资源。具体安排为:192和288信息位长的短码使用同一个矩阵，384和576信息位长的长码使用同一个矩阵，这两个矩阵可以表示为24×48的基矩阵，并且具有相同的行重和列重，这样在硬件实现时可通过复用程序来节约资源。所不同的是，短码的基矩阵中每一位代表一个12×12的循环移位阵，长码的基矩阵中每一位代表一个24×24的循环移位阵。表1展示了短码所对应矩阵，通过选取不同的行、列来实现码长码率的选择。