《表3 硬件电路资源使用对比情况》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《Tile型三角形多向并行扫描算法的设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

在基于Xilinx V6-760FPGA上对电路进行综合后，资源占用情况与文献[1]的两种算法对比见表3。可以看出，相比于文献[1]的两种算法，本文所设计的硬件电路Slice Registers资源使用率分别减少了59.6%和25.3%，Slice LUTs资源使用率分别减少了36.1%和12.0%，降低了对资源的使用，更易于硬件的实现。