《表2 硬件资源文献对比:HEVC帧内重构预测的硬件架构设计与实现》
本文在Altera Arria10平台上进行了测试,结果如表2所示。本文提出的硬件架构能够支持16、8、4尺寸的TU,并且支持所有模式的预测。本文提出的硬件架构的面积较小,使用了9.3k的ALM与4.7kbit的寄存器,以及7.3kbit的RAM资源,主频可以达到211MHz。
图表编号 | XD0046049500 严禁用于非法目的 |
---|---|
绘制时间 | 2019.04.01 |
作者 | 陈界光、杨秀芝、郑静宜 |
绘制单位 | 福州大学 |
更多格式 | 高清、无水印(增值服务) |