《表3 Canny硬件实现与软件实现对比》
ms
从表2中可以看出本文在占用少量FPGA资源的前提下实现了算法的硬件加速。加速器对BRAM_18K器件的使用率较低,可见行缓冲区和窗口缓冲区的协同处理对FPGA端存储资源的节省起到了很大的作用。与Sobel算法相比,Canny算法需要更多的乘除运算,造成DSP48E器件的一些消耗,该器件的使用基本上反映了算法的计算量。输入一幅512×512的图像本文Canny加速器和文献[13]的CPU和GPU耗时进行对比如表3。
图表编号 | XD0090164900 严禁用于非法目的 |
---|---|
绘制时间 | 2019.06.15 |
作者 | 吴进、赵隽、李聪、吴汉宁 |
绘制单位 | 西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院、西安邮电大学电子工程学院 |
更多格式 | 高清、无水印(增值服务) |