《CMOS VLSI设计原理和系统展望》求取 ⇩

目录1

第一部分 CMOS技术导论1

第一章 CMOS电路基础知识3

1.1引言3

1.2MOS管4

1.3MOS管开关5

1.4CMOS逻辑6

1.4.1倒相器6

1.4.2组合逻辑7

1.4.3与非门8

1.4.4或非门10

1.4.5复合门11

1.4.6多路选择器13

1.4.7存储器14

1.5其它的电路表示法15

1.5.1行为特性表示法15

1.5.2电路结构表示法15

1.5.3物理结构表示法18

1.6CMOS和nMOS的比较22

1.7本章小结23

1.8习题23

第二章 MOS管理论25

2.1引言25

2.1.1增强型nMOS管26

2.1.2pMOS管28

2.1.4开启电压的调整29

2.1.3开启电压29

2.1.5衬偏调制效应30

2.2MOS器件的设计方程30

2.2.1电压—电流特性32

2.3CMOS倒相器的直流特性33

2.3.1βn/βP比值对传输特性的影响37

2.3.2噪声容限38

2.4其它的CMOS倒相器40

2.5传输门的直流特性42

2.6闩锁效应44

2.7习题46

第三章 CMOS工艺技术47

3.1硅半导体工艺概述47

3.1.1硅片的加工47

3.1.2氧化48

3.1.3选择性扩散49

3.1.4硅栅工艺50

3.2CMOS工艺51

3.2.1p阱工艺52

3.2.2n阱工艺60

3.2.3双阱（槽）工艺65

3.2.4绝缘体上硅（SOI）工艺68

3.2.5CMOS工艺的改进72

3.3版图设计规则76

3.3.1层的表示方法77

3.3.2p阱工艺的以λ为基准的设计规则80

3.3.3SOI工艺的以λ为基准的设计规则85

3.3.4双金属层的设计规则87

3.4工艺的参量化88

3.3.5设计规则小结88

3.4.1抽象层89

3.4.2间距规则89

3.4.3构造规则89

3.5本章小结92

3.6习题92

第四章 电路特性和性能估计93

4.1引言93

4.2电阻值的估计93

4.2.1非矩形区的电阻值94

4.3电容量的估计96

4.3.1MOS电容的特性96

4.3.2MOS器件的电容97

4.3.3扩散区的电容100

4.3.4连线的电容101

4.3.5分布的RC效应102

4.3.6电容设计准则103

4.3.7连线长度的设计准则105

4.4开关特性105

4.4.1下降时间106

4.4.2上升时间108

4.4.3延迟时间108

4.5CMOS门中MOS管尺寸的确定109

4.5.1相同级的负载109

4.5.2准nMOS倒相器的开关特性110

4.5.3级联级的负载110

4.6导体尺寸的确定110

4.7.1静态功耗111

4.7功耗111

4.7.2动态功耗112

4.8电荷分配114

4.9MOS管尺寸的按比例缩小115

4.9.1尺寸按比例缩小的原理115

4.9.2内连线层的尺寸按比例缩小118

4.10成品率119

4.11本章小结120

4.12习题120

5.2.1CMOS互补逻辑121

5.2CMOS逻辑结构121

第五章 CMOS电路和逻辑设计121

5.1引言121

5.2.2准nMOS逻辑122

5.2.3动态CMOS逻辑123

5.2.4钟控CMOS逻辑（C2MOS）127

5.2.5CMOS多米诺逻辑127

5.2.6级联电压开关逻辑（CVSL）129

5.2.7改进的多米诺逻辑130

5.2.8传输管逻辑131

5.3逻辑门的电气和物理版图设计133

5.3.1倒相器133

5.3.2与非门和或非门136

5.3.3MOS管的串联和并联138

5.3.4衬偏调制效应140

5.3.5源-漏电容141

5.3.6电荷的再分布（电荷分配）143

5.3.7各种逻辑类型的比较144

5.3.8逻辑门的物理版图设计145

5.3.9CMOS标准单元的设计148

5.3.10逻辑门版图设计的一般原则150

5.3.11门的优化150

5.3.12传输门版图的设计考虑154

5.3.132输入多路选择器155

5.4时钟方案的抉择156

5.4.1准两相时钟157

5.4.2准两相存储器结构158

5.4.3准两相逻辑结构162

5.4.4两相时钟163

5.4.5两相存储器结构163

5.4.6两相逻辑结构169

5.4.7四相时钟171

5.4.8四相存储器结构171

5.4.9四相逻辑结构172

5.4.10准四相时钟172

5.5输入-输出（I/O）结构173

5.5.1总体的安排173

5.4.11推荐的方法173

5.5.2VDD和VSS压焊块175

5.5.3输出压焊块175

5.5.4输入压焊块176

5.5.5三态输出压焊块178

5.5.6双向压焊块178

5.6本章小结178

5.7习题178

6.1引言183

第六章 结构化设计和测试183

第二部分 系统设计及其设计方法183

6.2各种设计型式184

6.2.1引言184

6.2.2结构化设计技巧185

6.2.3手工制备掩模版图186

6.2.4门阵列设计法186

6.2.5标准单元法设计191

6.2.6符号法版图设计192

6.3.1过程化（程序化）模块的确定193

6.3自动综合193

6.3.2硅编译器194

6.4常规的设计工具197

6.4.1引言197

6.4.2电路级模拟198

6.4.3时序模拟198

6.4.4逻辑级模拟198

6.4.6时序验证程序199

6.4.7电原理图编辑器199

6.4.5开关级模拟199

6.4.8网单表的比较200

6.4.9版图编辑器200

6.4.10设计规则检查程序200

6.4.11电路提取程序201

6.5测试201

6.5.1引言201

6.5.2故障模型202

6.5.3可测性设计204

6.5.4特设（Adhoc）的测试204

6.5.5可测性的结构化设计205

6.5.6自测试和内含测试206

6.5.7提高可测性的版图209

6.5.8测试问题小结209

6.6本章小结209

6.7习题209

第七章 符号法版图设计系统210

7.1引言210

7.2粗网格的符号版图210

7.3栅列阵版图212

7.4梗形版图215

7.5虚网格的符号版图215

7.5.1语言216

7.5.2器件217

7.5.3接触孔218

7.5.4连线219

7.5.5引线点220

7.5.6实例222

7.6.1整体构造223

7.5.7表示法223

7.6符号法设计工具223

7.6.2文件组织224

7.6.3软件组织224

7.6.4芯片设计过程225

7.6.5单元设计过程226

7.6.6交互式图形编辑器226

7.6.7电路解释程序227

7.6.8虚网格的压缩229

7.6.9基于图的压缩232

7.6.10掩模生成233

7.6.11单元验证233

7.6.12模块组装235

7.7未来的方向235

7.7.1可变单元235

7.7.2专家系统236

7.8本章小结237

7.9习题237

8.2.1组合逻辑加法器238

8.2加法器及其有关的函数238

第八章 CMOS子系统设计238

8.1引言238

8.2.2动态组合逻辑加法器242

8.2.3传输门加法器244

8.2.4超前进位加法器246

8.2.5曼彻斯特进位加法器250

8.2.6二进制超前进位（BLC）加法器252

8.2.7选择进位的加法器257

8.2.8奇偶校验产生器258

8.2.9比较器260

8.3二进制计数器260

8.3.1异步计数器260

8.3.2同步计数器261

8.4乘法器263

8.4.1串行乘法器264

8.4.2串-并行乘法器264

8.4.3并行乘法器267

8.4.4其它乘法器结构271

8.5随机存取存储器271

8.5.1静态RAM单元272

8.5.2CMOS静态RAM单元的设计274

8.5.3动态RAM（DRAM）单元275

8.5.4ROM单元276

8.5.5行译码器278

8.5.6列译码器282

8.5.7读／写电路283

8.5.8后进先出的堆栈285

8.6数据通道286

8.6.1寄存器286

8.6.2算术逻辑单元287

8.6.3桶形移位器287

8.7可编逻辑阵列288

8.7.1引言288

8.7.2CMOSPLA的电气和物理结构的设计289

8.7.3准nMOS或非门290

8.7.4动态两相时钟CMOS291

8.7.5动态四相时钟CMOS292

8.7.6详细的PLA版图293

8.7.7else子句的PLA实现295

8.7.8PLA设计要点295

8.7.9可编通道逻辑（PPL）296

8.8习题297

9.2动态时间折弯处理器301

9.2.2问题的提出301

9.2.1引言301

第九章 系统实例研究301

9.1引言301

第三部分 CMOS系统实例研究301

9.2.3算法303

9.2.4功能概述304

9.2.5详细的功能指标307

9.2.6结构化的版面布置314

9.2.7物理结构设计317

9.2.8制造320

9.3.1引言321

9.3.2回顾：视频信号的格式化321

9.3实时视频矩发生器芯片321

9.3.3芯片结构323

9.3.4版面布置328

9.3.5部件单元举例329

9.3.6芯片总成332

9.3.8设计校验333

9.3.9物理芯片检验333

9.3.7优化333

9.3.10结论334

9.4自动寻线交换网络335

9.4.1引言335

9.4.2排序和扩展网络的分割336

9.4.3芯片版图设计346

9.4.4芯片电路模拟353

9.4.5孤立功能的芯片检验353

9.4.6小结356

9.5.1引言357

9.5象素平面图形机357

9.5.2光栅扫描图形原理358

9.5.3象素平面系统概述359

9.5.4芯片的电气设计366

9.5.5芯片的构成和版图设计379

9.5.6时钟分配380

9.6单片32位CPU的层次式版图设计381

9.6.1引言381

9.6.2设计方法382

9.6.3工艺的可更新性和版图校验395

9.6.4结果398

9.6.5结论399

9.7结束语399

［附录］CMOS和nMOS倒相器404

噪声容限的计算404

参考资料404

文献目录413

英汉名词对照表416