《CMOS VLSI设计原理 系统上的透视》求取 ⇩

1CMOS技术的简介3

第1章 CMOS电路的简介3

1.1 绪论3

1.2 MOS电晶体4

1.3 MOS电晶体开关6

1.4 CMOS逻辑7

1.4-1 反相器7

1.4-2 组合逻辑8

1.4-3 NAND闸10

1.4-4 NOR闸11

1.4-5 复合闸13

1.4-6 多工器15

1.4-7 记忆体16

1.5 不同的电路描述法17

1.5-1 操作方式描述法17

1.5-2 结构性描述法18

1.5-3 实体性描述法22

1.6 CMOS-nMOS的比较26

1.8 习题27

1.7 摘要27

第2章 MOS电晶体理论29

2.1 绪论29

2.1-1 nMOS增强式电晶体31

2.1-2 pMOS电晶体34

2.1-3 临界电压35

2.1-4 临界电压的调整35

2.1-5 体效应35

2.2 MOS元件的设计方程式36

2.2-1 V-I特性39

2.3 互补式CMOS反相器——DC特性41

2.3-1 βn/βp比值对转移特性曲线的影响48

2.3-2 杂讯边界50

2.4 各种不同的CMOS反相器52

2.5 传送闸——DC特性55

2.6 锁定58

2.7 习题61

3.1 矽半导体技术：概观而言62

第3章 CMOS制程技术62

3.1-1 晶片制程63

3.1-2 氧化64

3.1-3 选择性的扩散65

3.1-4 矽闸极制程66

3.2 CMOS技术68

3.2-1 p-well制程69

3.2-2 n-well制程77

3.2-3 双井制程84

3.2-4 绝缘层上的矽（SOI）87

3.2-5 CMOS制程的改进92

3.3 布局设计规范96

3.3-1 各层面表示法98

3.3-2 λ-基底的p-well规范100

3.3-3 λ-基底的SOI规范108

3.3-4 双层金属的设计规范111

3.3-5 设计规范——摘要111

3.4-2 间隔规范112

3.4-1 抽象层112

3.4 制程参数化112

3.4-3 建立的规范113

3.5 摘要114

3.6 习题116

第4章 电路特性与性能的预估117

4.1 绪论117

4.2 电阻的估计118

4.2-1 非四方形的电阻119

4.3 电容的估计121

4.3-1 MOS电容的特性122

4.3-2 MOS元件的电容值124

4.3-3 扩散电容128

4.3-4 途径电容130

4.3-5 分布RC的效应131

4.3-6 电容设计须知134

4.3-7 接线长度的设计须知135

4.4 交换的特性137

4.4-1 下降时间的求值138

4.4-2 上升时间140

4.4-3 延迟时间141

4.5 CMOS闸电晶体的尺寸大小141

4.5-1 相似级的负载141

4.5-2 似-nMOS反相器的交换特性143

4.5-3 串接级的负载143

4.6 导体尺寸的决定144

4.7-1 静态散逸145

4.7 功率消耗145

4.7-2 动态散逸147

4.8 电荷共享149

4.9 MOS电晶体尺寸的缩小化150

4.9-1 缩小的原则151

4.9-2 交互连接层的缩小化154

4.10 产能156

4.11 摘要157

4.12 习题157

5.2 CMOS逻辑结构159

第5章 CMOS电路与逻辑设计159

5.1 绪论159

5.2-1 CMOS互补式逻辑160

5.2-2 似-nMOS逻辑161

5.2-3 动态的CMOS逻辑162

5.2-4 时序的CMOS逻辑（C2MOS）167

5.2-5 CMOS domino逻辑168

5.2-6 串接电压开关逻辑（CVSL）169

5.2-7 修正的domino逻辑171

5.2-8 通行电晶体逻辑172

5.3 逻辑闸在电性与实体上的设计175

5.3-1 反相器175

5.3-2 NAND与NOR闸179

5.3-3 串联与并联电晶体的连接180

5.3-4 体效益184

5.3-5 源极——汲极电容185

5.3-6 电荷重新分布（电荷共用）186

5.3-7 逻辑型样的比较188

5.3-8 逻辑闸的实体布局190

5.3-9 CMOS标准单元的设计194

5.3-10 一般逻辑闸布局的指引195

5.3-11 闸的最佳化196

5.3-12 传送闸布局的考虑201

5.3-13 2-输入的多工器202

5.4 时序讯号的策略203

5.4-1 似2-相时序讯号204

5.4-2 似2-相记忆体结构205

5.4-3 似2-相逻辑结构211

5.4-4 2-相的时序212

5.4-5 2-相的记忆体结构212

5.4-6 2-相的逻辑结构218

5.4-7 4-相时序讯号221

5.4-8 4-相记忆体结构221

5.4-9 4-相逻辑结构222

5.4-10 似4-相时序讯号223

5.4-11 推荐的方法223

5.5-1 整体的架构224

5.5 输入／输出（I/O）结构224

5.5-2 VDD与Vss基底226

5.5-3 输出基座226

5.5-4 输入基座227

5.5-5 3-态基座229

5.5-6 双向性基座230

5.6 摘要230

5.7 习题230

6.1 绪论235

第6章 系统的设计与设计的方法235

2系统的设计与设计的方法235

6.2 各种型别的设计237

6.2-1 绪论237

6.2-2 结构化设计的策略238

6.2-3 手绘的面罩布局240

6.2-4 闸阵列设计240

6.2-5 标准单元设计245

6.3-1 程序化模组的定义247

6.2-6 符号布局的方法247

6.3 自动合成247

6.3-2 矽编译器248

6.4 客用设计的工具盒子253

6.4-1 绪论253

6.4-2 电容阶段的模拟254

6.4-3 时序的模拟器254

6.4-4 逻辑阶段的模拟254

6.4-6 时序验证器255

6.4-5 开关阶段的模拟255

6.4-7 概图编校器256

6.4-8 网状串列的比较256

6.4-9 布局编校器257

6.4-10 设计规范检验器257

6.4-11 电路分离器257

6.5 测试258

6.5-1 绪论258

6.5-2 故障的模型259

6.5-3 测试方面的设计261

6.5-4 Ad hoc测试262

6.5-5 测试方面的结构化设计263

6.5-6 自我测试与内建的测试265

6.5-7 用布局来改善其可测试性267

6.5-8 摘要——测试方面268

6.6 摘要268

6.7 习题268

7.1 绪论269

第7章 符号布局系统269

7.2 粗略栅栏的符号布局270

7.3 闸矩阵的布局272

7.4 Stick布局276

7.5 虚栅栏的符号布局276

7.5-1 语言278

7.5-2 元件279

7.5-3 接点281

7.5-4 接线282

7.5-5 接脚284

7.5-6 Instances287

7.5-7 表示法288

7.6 符号的设计工具288

7.6-1 总体结构288

7.6-2 档案结构288

7.6-3 软体结构289

7.6-4 晶片设计程序290

7.6-5 基元设计程序291

7.6-6 交谈式图形编校器291

7.6-7 电路解译器293

7.6-8 虚栅栏的压缩295

7.6-9 图形基底的压缩299

7.6-10 面罩的制作300

7.6-11 单元的确证301

7.6-12 模组的组合303

7.7 将来的方向303

7.7-1 Flexi——基元303

7.7-2 专家系统304

7.9 习题305

7.8 摘要305

第8章 CMOS副系统的设计306

8.1 绪论306

8.2 加法器与相关的函数306

8.2-1 组合式的加法器307

8.2-2 动态组合式加法器312

8.2-3 传送闸的加法器313

8.2-4 进位预测加法器316

8.2-5 Manchester进位加法器319

8.2-6 二位元预测进位加法器323

8.2-7 进位选择加法器328

8.2-8 同位产生器330

8.2-9 比较器331

8.3 二位元计数器332

8.3-1 非同步计数器332

8.3-2 同步计数器333

8.4 乘法器336

8.4-2 串联／并联式乘法器337

8.4-1 串联式的乘法器337

8.4-3 并联式乘法器341

8.4-4 其它的乘法器结构345

8.5 随机存取记忆345

8.5-1 静态RAM单元346

8.5-2 CMOS静态RAM单元的设计349

8.5-3 动态的RAM单元351

8.5-4 ROM单元353

8.5-5 列解码器354

8.5-6 行解码器360

8.5-7 读／写电路361

8.5-8 後进，先出的堆垒364

8.6 资料路径365

8.6-1 暂存器365

8.6-2 算术逻辑单元366

8.6-3 桶状的移位器366

8.7 可程式化逻辑阵列367

8.7-1 绪论367

8.7-2 CMOS RLA在电性与实体上的设计369

8.7-3 似-nMOS NOR闸371

8.7-4 动态的CMOS——2-相时序372

8.7-5 动态的CMOS——4-相374

8.7-6 PLA其它要项的插入375

8.7-7 详细的PLA布局375

8.7-8 PLA的设计要点377

8.7-9 可程式化的通道逻辑（PPL）378

8.8 习题379

9.2 动态的时间弯曲处理器383

9.2-1 绪论383

3CMOS系统的个案研讨383

9.1 绪论383

第9章 系统个案研讨383

9.2-2 问题384

9.2-3 演绎法386

9.2-4 功能上的概观387

9.2-5 详细的函数规格392

9.2-6 结构化的底部计划399

9.2-7 实体的设计403

9.2-8 制造406

9.3 及时视频动差产生器晶片407

9.3-1 绪论407

9.3-2 回顾：视频的格式化408

9.3-3 晶片的架构410

9.3-4 底部计划415

9.3-5 元件单元的范例417

9.3-8 设计测试性421

9.3-6 晶片组合421

9.3-7 最佳化421

9.3-9 实际晶片的测试422

9.3-10 结论423

9.4 自我-布线的开关网路423

9.4-1 绪论423

9.4-2 排序与扩充器网路的细分426

9.4-3 晶片布局437

9.4-5 对个别函数的晶片测试444

9.4-4 晶片电路的模拟444

9.4-6 摘要448

9.5 像点-平面图形的机器448

9.5-1 绪论448

9.5-2 试映图——扫描图形的原理449

9.5-3 像点-平面系统的概观451

9.5-4 晶片电性上的设计460

9.5-5 晶片的结构与布局475

9.5-6 时序的分布477

9.6 层次化的布局与一个单晶片32位元CPU的设计478

9.6-1 绪论478

9.6-2 设计方法论480

9.6-3 技术的可更新性与布局的验证495

9.6-4 结果500

9.6-5 结论500

9.7 结论501

附录 CMOS与nMOS反相器之杂讯边界的计算503