《表1 寄存器数据：一种基于ADF4360-9和FPGA的合成时钟源设计》

  提示：宽带有限、当前游客访问压缩模式

本系列图表出处文件名：随高清版一同展现

《一种基于ADF4360-9和FPGA的合成时钟源设计》

1. 获取 高清版本忘记账户？点击这里登录

1. 下载图表忘记账户？点击这里登录

其中：FVCO为VCO频率；B为N计数锁存器中13位计数器的分频比为3～8191；FREFIN为输入的外部频率20MHz，由式（2）计算得出B的值为300。根据ADF4360-9芯片手册中给出的3种锁存器的结构，确定每位的数据，3个锁存器的最低2位决定是否被编程，如10表示R计数器被编程，00表示控制锁存器被编程，01表示N计数器被编程。在控制锁存器中，第5～7位对DIVOUT输出模式进行控制，可以设置DVDD输出、GND输出、R分频输出、N分频输出和A分频输出等，可用来测试电路以及程序是否正确，第12～13位用来设置输出功率，本系统设置的输出功率为0dB。在N计数锁存器中，第2～6位用来设置VCO的分频频率，本系统是在DIVOUT输出VCO的2分频，第8～20位对B计数器编程，分频范围为3 (00…0011）～8091 (11…111），由于计算得到的B值为300，设置分频比为300。最后得到的寄存器数据如表1所示。